1/5/2 (Item 2 from file: 351) Links

Fulltext available through: Order File History

Derwent WPI

(c) 2008 The Thomson Corporation. All rights reserved.

0010956888 & & Drawing available WPI Acc no: 2001-580012/200165 XRPX Acc No: N2001-431819

Hardware description verifying system for software development, detects variation in logic interpretation of program portion, by discrepancies of compiled program from behavioral synthesis of hardware description

Patent Assignee: FURUSAWA S (FURU-I); NEC CORP (NIDE)

Inventor: FURUSAWA S

Patent Family (2 patents, 2 & countries)

Patent Number	Kind	Date	Application Number	Kind	Date	Update	Туре
US 20010016935	A1	20010823	US 2001777543	A	20010206	200165	В
JP 2001222565	A	20010817	JP 200032355	Α	20000209	200165	E

Priority Applications (no., kind, date): JP 200032355 A 20000209

Patent Details

Patent Number	Kind	Lan	Pgs	Draw	Filing	Notes
US 20010016935	A1	EN	27	19		
JP 2001222565	A	JA	12			

Alerting Abstract US A1

NOVELTY - A storage unit (4) stores a source program for hardware description in a programming language. A processor detects a portion of source program which is different in logic interpretation, by verifying discrepancies between a compiled program and behavioral synthesis of hardware description, and notifies the detected result to output unit (7).

DESCRIPTION - INDEPENDENT CLAIMS are also included for the following:

- A. Hardware description verifying method;
- B. Hardware description verifying program

USE - For determining discrepancies in logic interpretations between hardware description of programming languages such as C, C++, Java and the hardware description language (HDL), for software development. ADVANTAGE - Enables detection of different portions of hardware description without examining the equality between functional verification of hardware descriptions and the behavior synthesis. Thus, the designer or user can easily rewrite the detected portion in the source program without any discrepancies.

DESCRIPTION OF DRAWINGS - The figure shows the block diagram of hardware description verifying system.

- 4 Storage unit
- 7 Output unit

Title Terms /Index Terms/Additional Words: HARDWARE; DESCRIBE; VERIFICATION; SYSTEM; SOFTWARE; DEVELOP; DETECT; VARIATION; LOGIC; INTERPRETATION; PROGRAM; PORTION; DISCREPANCY; COMPILE; SYNTHESIS

Class Codes

International Patent Classific	cation
--------------------------------	--------

IPC	Class Level	Scope	Position	Status	Version Date
0					

G06F-017/50			Main		"Version 7"
G06F-0017/50	A	I		R	20060101
G06F-0017/50	C	I		R	20060101

US Classification, Issued: 7164, 7165, 7166

File Segment: EPI; DWPI Class: T01 Manual Codes (EPI/S-X): T01-F05A; T01-J15; T01-J15B; T01-S01C; T01-S02

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-222565 (P2001-222565A)

(43)公開日 平成13年8月17日(2001.8.17)

(51) Int.Cl.7

G06F 17/50

識別記号

FΙ

テーマコート*(参考)

G06F 15/60

664Z 5B046

664G

審査請求 有 請求項の数16 OL (全 12 頁)

(21)出願番号

特願2000-32355(P2000-32355)

(22)出願日

平成12年2月9日(2000, 2, 9)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 古澤 慎也

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100102864

弁理士 工藤 実 (外1名)


Fターム(参考) 5B046 AA08 JA03 JA05 KA01

(54) 【発明の名称】 ハードウエア記述の検証システム及びその検証方法

(57)【要約】

【課題】ハードウエア記述のうちプログラム言語とHD Lとで解釈が分かれる部分の存在が機能検証シミュレー ションを妨害することを回避する。

【解決手段】クロック文により値が更新されるプログラム言語で記述されるハードウエア記述を動作合成するHDL言語との間で論理解釈が異なる部分を検出する。解釈が異なる部分は、クロックに同期して更新が起こる被代入変数が先行する他の数式を参照する部分、クロックに同期して更新が起こる被代入変数が重ね書きされるのに同期して更新が起こる被代入変数が重ね書きされるの境界を越えるとその値が無効になる非代入変数が存在する部分、非オーバーライト型であり代入された値がその同一クロック境界内の全ての参照に反映される被代入変数が存在する部分等である。解釈が異なる部分を事前に発見することにより、検証の無駄が省略される。



0

1

【特許請求の範囲】

【請求項1】 プログラム言語により記述したハードウエ ア記述をコンパイルする場合と、HDL言語により記述 したハードウエア記述を動作合成する場合とで、論理解 釈が異なる部分を検出することを有するハードウエア記 述の検証方法。

【請求項2】前記解釈が異なる部分は、被代入変数への 代入後に前記被代入変数を他の数式で参照することが同 一のクロックタイミング内で行われる部分である請求項 1 記載のハードウエア記述の検証方法。

【請求項3】前記プログラム言語により記述したハード ウエア記述の複数文の一文を順番に入力するステップ と、

前記一文が前記被代入変数への代入を行う文であると前 記被代入変数を信号リストへ登録するステップと、

前記一文がクロック境界であれば登録されている前記被 代入変数を前記信号リストから削除するステップと、

前記一文が前記信号リストに登録されている前記被代入 変数を参照しているかどうかを判断するステップとを有 する請求項2記載のハードウエア記述の検証方法。

【請求項4】前記一文が前記信号リストに登録されてい る前記被代入変数を参照している場合に、前記プログラ ム言語によるハードウエア記述と前記HDL言語による ハードウエア記述との解釈が異なる動作となる警告を行 うステップとを有する請求項3記載のハードウエア記述 の検証方法。

【請求項5】前記解釈が異なる部分は、同一クロックタ イミング内において被代入変数が非オーバーライト型と して重ね書きされる部分である請求項1記載のハードウ エア記述の検証方法。

【請求項6】前記プログラム言語により記述したハード ウエア記述の複数文の一文を順番に入力するステップ と、

前記一文が前記被代入変数への代入を行う文であると前 記被代入変数を信号リストへ登録するステップと、

前記一文がクロック境界であれば登録されている前記被 代入数変数を前記信号リストから削除するステップと、 前記一文が前記信号リストに登録されている前記被代入 変数への代入を行っているかどうかを判断するステップ とを有する請求項5記載のハードウエア記述の検証方 法。

【請求項7】前記一文が前記信号リストに登録されてい る前記被代入変数への代入を行っている場合に前記プロ グラム言語によるハードウエア記述と前記HDL言語に よるハードウエア記述との解釈が異なる動作となる警告 を行うステップとを有する請求項6記載のハードウエア 記述の検証方法。

【請求項8】前記解釈が異なる部分は、同一クロックタ イミング内でのみ値が有効であり、前記クロックタイミ る部分である請求項1記載のハードウエア記述の検証方

【請求項9】前記解釈が異なる部分は、非オーバーライ ト型である前記被代入変数へ代入された値が同一クロッ クタイミング内の全ての前記被代入変数の参照に反映さ れる被代入変数が存在し、且つ、代入よりも参照が先に なされている部分である請求項1記載のハードウエア記 述の検証方法。

【請求項10】前記解釈が異なる部分は、第1オペラン 10 ドの条件判断が第2オペランドの評価に依存する、両オ ペランドを用いる演算子が存在する部分である請求項1 記載のハードウエア記述の検証方法。

【請求項11】プログラム言語により記述したハードウ エア記述の文が一文ずつ入力されるハードウエア記述検 証装置と

信号リスト格納装置とを含み、

前記ハード記述検証装置は、前記プログラム言語による ハードウエア記述をコンパイルする場合とHDL言語に よるハードウエア記述を動作合成する場合との間で動作 の解釈が異なる部分を検出し、

前記信号リスト格納装置は、前記解釈が異なる部分を格 納するハードウエア記述の検証システム。

【請求項12】前記解釈が異なる部分は、被代入変数へ の代入後に前記被代入変数を他の数式で参照することが 同一クロックタイミング内で行われる部分である請求項 11記載のハードウエア記述の検証システム。

【請求項13】前記解釈が異なる部分は、同一クロック タイミング内において被代入変数が非オーバーライト型 として重ね書きされる部分である請求項11記載のハー ドウエア記述の検証システム。

【請求項14】前記解釈が異なる部分は、同一クロック タイミング内でのみ値が有効であり、前記クロックタイ ミングを越えるとその値が無効になる非代入変数が存在 する部分である請求項11記載のハードウエア記述の検 証システム。

【請求項15】前記解釈が異なる部分は、非オーバーラ イト型である前記被代入変数へ代入された値が同一クロ ックタイミング内の全ての前記被代入変数の参照に反映 される被代入変数が存在し、且つ、代入よりも参照が先 40 にされている部分である請求項11記載のハードウエア 記述の検証システム。

【請求項16】前記解釈が異なる部分は、第1オペラン ドの条件判断が第2オペランドの評価に依存する、両オ ペランドを用いる演算子が存在する部分である請求項1 1記載のハードウエア記述の検証システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ハードウエア記述 の検証システム及びその検証方法に関し、特に、プログ ングを越えるとその値が無効になる非代入変数が存在す 50 ラム言語でハードウエアが記述されているハードウエア

2

記述について、ソフトウエアプログラムとしてコンパイルした場合と、ハードウエア動作記述として合成した場合とで、実質的に相違する恐れがある相違部分を発見するハードウエア記述の検証システム及びその検証方法に関する。

[0002]

【従来の技術】従来、ハードウエアの設計はハードウエア記述言語(HDL)を用いて行われ、そのハードウエアを制御するソフトウエアはプログラム言語を用いて記述されていた。ハードウエアとそのハードウエアを制御するソフトウエアプログラムとの統合検証は、協調シミュレータといわれるハードウエア記述言語とプログラム言語との混在実行が可能なシミュレータを用いて行われていた。

【0003】このようなことは、ソフトウエアプログラムのデバッグ段階においても全く同様である。機能検証ステップS101において、ソフトウエアをハード上でシミュレーション動作させることでハードウエアを機能検証してそのハードウエアをデバッグするときにハードウエアを表すHDL記述とソフトウエアを表すプログラム言語とを用いて協動させると、ハードウエアシミュレーションの動作の遅さに検証時間が依存してしまう。最近は、そのような依存がなくソフトウエアもプログラム言語のみで記述し、高速検証を可能とするために、HDLの代わりにソフトウエアの開発に用いられるC、C++、Javaのようなプログラム言語によりハードウエア動作を記述して、ソフトウエアの検証を行うようになってきた(例えば、特開平10-149382号)。

【0004】一般に、回路設計を行うために必要となる

処理は、図19に示されるように2種類があり、それら は機能検証S101と動作合成S102とである。ステ ップS101は、そのハードウエア記述(プログラム言 語による)をコンパイルして生成した実行形式で機能検 証を実行する。ステップS102は、そのハードウエア 記述(HDL言語による)を動作合成してRTL(レジ スタトランスファレベル) 記述を生成するものである。 【0005】ところが、ここで新たな問題が現れた。ソ フトウエア用のプログラム言語をそのままハードウエア 設計に適用することには不都合がある。例えば、回路の 同時並列動作は通常のプログラム言語で記述され得ない という不都合がある。このような不都合を解消してハー ドウエア設計用のプログラム言語が適正であるように、 そのプログラム言語はその動作仕様が拡張され言語拡張 されている(発明の実施の形態の項で後述される。)。 そのような言語拡張によって、同じハードウエア記述1 00の動作の解釈が言語拡張をしたプログラム言語で記 述したハードウエア記述を用いたS101の処理とHD Lで記述したハードウエア記述を用いた動作合成ツール の処理との間で異なっている可能性がある。このような 可能性が含まれているかどうかを確認するために、ステップS101の結果とステップS102の結果との等価性を確認する等価性検証のステップS103が新たに必要である。このような等価性検証により、同じハードウエア記述100の動作の解釈がステップS101のコン

エア記述100の動作の解釈がステップS101のコンパイラとステップS102の動作合成ツールとの間で異なっていることが判明しても、どのようにその解釈の相違が生じたか、どの記述部分でその相違が生じたのかが明らかでなく、人手を用いた多大な時間の投入による解

4

【0006】ハードウエア記述のうちプログラム言語と HDLとで解釈が分かれる部分の存在が機能検証シミュ レーションを妨害することを回避することが望まれる。 特には、そのような等価性検証の不要化が望まれる。

10 析がハードウエアのデバッグに要する。

[0007]

20

【発明が解決しようとする課題】本発明の課題は、ハードウエア記述のうちプログラム言語とHDLとで解釈が分かれる部分の存在が機能検証シミュレーションを妨害することを回避することができるハードウエア記述の検証システム及びその検証方法を提供することにある。本発明の他の課題は、元々の原因がプログラム言語とHDLとの違いを認識できずにハードウエア記述を両言語で記述してしまうことに起因して解釈が分かれるために必要となる等価性検証を不要化することができるハードウエア記述の検証システム及びその検証方法を提供することにある。

[0008]

【課題を解決するための手段】本発明によるハードウエア記述の検証方法は、プログラム言語により記述したハードウエア記述をコンパイルする場合と、HDL言語により記述したハードウエア記述を動作合成する場合とで、論理解釈が異なる部分を検出することである。論理解釈が異なる部分は、ハードウエア記述をシミュレートするコンピュータ設計者によりハードウエア記述のシミュレーションに先だって速やかに論理解釈が正しく確定され得る。

【0009】その解釈が異なる部分は、被代入変数への代入後にその被代入変数を他の数式で参照することが同一のクロックタイミング内で行われる部分である。この場合、プログラム言語により記述したハードウエア記述の複数文の一文を順番に入力し、その一文が被代入変数を信号リストへ登録し、その一文がクロック境界であれば登録されているその被代入数変数をその信号リストから削除し、その一文が信号リストに登録されている被代入変数を参照しているかどうかを判断する。その一文が信号リストに登録されている被代入変数を参照している場合に、プログラム言語によるハードウエア記述との解釈が異なる動作となる警告が行われることになる。

【0010】そのような解釈が異なる部分は、同一クロックタイミング内において被代入変数が非オーバーライト型として重ね書きされる部分でもある。この場合、そのハードウエア記述の複数文の一文を順番に入力し、その一文が被代入変数への代入を行う文であれば、その被代入変数を信号リストに登録し、その一文がクロック境界であれば登録されているその被代入変数をその信号リストから削除し、その一文が信号リストに登録されている被代入変数への代入を行っているかどうかが判断されることになる。更に、その一文が信号リストに登録され 10 ている被代入変数への代入を行っている場合にプログラム言語によるハードウエア記述とHDL言語によるハードウエア記述との解釈が異なる動作となる旨の警告が行われる。

【0011】その解釈が異なる部分は、同一クロックタイミング内でのみ値が有効であり、そのクロックタイミングを越えるとその値が無効になる非代入変数が存在する部分でもあり、非オーバーライト型である被代入変数へ代入された値が同一クロックタイミング内の全ての被代入変数の参照に反映される被代入変数が存在し、且つ、その代入よりもその参照が先にされている部分でもあり、第1オペランドの条件判断が第2オペランドの評価に依存する、両オペランドを用いる演算子が存在する部分でもある。

【0012】本発明によるハードウエア記述の検証システムは、プログラム言語により記述したハードウエア記述の文が一文ずつ入力されるハードウエア記述検証装置と、信号リスト格納装置とを含み、そのハードウエア記述検証装置は、プログラム言語によるハードウエア記述をコンパイルする場合とHDL言語によるハードウエア記述を動作合成する場合との間で動作の解釈が異なる部分を検出し、信号リスト格納装置は、その解釈が異なる部分を格納する。その解釈が異なる部分を格納する。その解釈が異なる部分は、既述の通り例示されている。

[0013]

【発明の実施の形態】図1に一致対応して、拡張プログラム言語により記述したハードウエア記述を検証する検証システムの実施の形態は、ハードウエア記述検証手段・ユニットが信号リスト格納手段・ユニットとともに設けられている。そのハードウエア記述検証手段1は、図1に示されるように、信号リスト格納手段2に双方向に接続している。入力装置3は、プログラム言語により記述されたハードウエア記述5を記憶装置4に出力する。記憶装置4は、入力されたハードウエア記述5を格納して記憶する。

【0014】ハードウエア記述検証手段1は、ハードウエア記述5を記憶装置4から受け取って、後述される部分を検証(検出)したときに、その部分の存在とその存在箇所を信号化した検出信号を警告信号6として出力装 50

置7に出力する。出力装置7は、その警告信号6を表示する表示装置である。信号リスト格納手段2は、検証対象を信号化した検証対象信号8を格納し、検証対象信号8をハードウエア記述検証手段1に出力する。

6

【0015】検証対象は、5つの型に分けられる。5つの型は、発明者により、レジスタ型、非オーバーライト型、非レジスタ型、配線型、演算子存在型であるとそれぞれに呼ばれる。

レジスタ型:

10 clock ()

x = a + b

clock ()

y = c - d

【0016】このような原プログラムに含まれるxとyは、ともにプログラム上は変数であり、ハードウエアのイメージでは信号であるaとbとにより、被代入変数xが記述されている。被代入変数yは、cとdとにより同様に記述されている。クロックに同期して更新が起こる変数として定義されている被代入変数x,yは、図2と20図3にそれぞれに示されるように、クロック11とクロック12とに基づいてレジスタ13とレジスタ14に入力され、異なるクロックタイミングでそれぞれに変化し、その値の更新が代入時ではなくその直後にあるクロック記述に同期して起こる。このようにクロックタイミングで変化する被代入変数のこと(x,y)をプログラム言語上、レジスタ型と拡張的に定義しておく。これによって、実回路上のラッチやレジスタが表現される。

[0017]

レジスタ型検証対象:

30 clock ();

x = a + b;

y = x + t; clock();

この原プログラムに含まれる2つのクロック記述で挟まれる1つの同じクロックタイミング内で代入された被代入変数×がその代入後に他の数式で参照されている。このような形態で2度記述された被代入変数は、HDL記述を用いる動作合成では同じ値ではないと解釈されるが、言語拡張されたプログラム言語を解釈するコンパイクラでは誤って同じ値であると解釈される。このような形態で2度以上記述されているレジスタ型被代入変数は、信号リスト格納手段2に格納される。クロックに同期して更新が起こる被代入変数がこのように同一タイミング内で代入された後に他の数式で参照される部分が、レジスタ型検証対象である。

【0018】図5は、レジスタ型検証対象の存在を検出する検出方法を示している。図6は、レジスタ型検証対象を例示している。レジスタ型検証対象である原プログラムの拡張された仕様によるハードウエア記述は、次の通りである。

int t;

reg x, y;

x = 0; · · · 第1文

clock();···第2文

x = 1; · · · 第3文

t = 3; · · · 第4文

y = x + t; · · · 第5文

clock();···第6文

ここで、"reg x,y"と第2文と第6文は、拡張 された仕様によるプログラム言語表現である。

【0019】記憶装置4からハードウエア記述の1文ず つがハードウエア記述検証手段1に入力される(ステッ プS101)。最初の一文は、"x=0"である。その 入力文である第1文が、クロック境界を表す記述であれ ば、信号リスト格納手段2に格納されている信号情報の 全てが削除される。第1文は、クロック境界ではないの で、ステップS102からステップS104に進む。ス テップS104では、その入力文が信号リスト格納手段 2に格納されている信号を参照しているかどうかが判断 される。今、信号リストには何も登録されていないの で、プロセスはステップS106に進む。

【0020】信号リスト格納手段2に格納されている信 号を参照している場合は、ソフトウエア実行時に動作が 意図しないものになる可能性があるので、その旨を警告 としてハードウエア記述検証手段1は出力装置7に出力 して、プロセスはステップS106に進む。ステップS 106では、レジスタ型信号 (x) への代入が存在して いるかどうかが判断される。第1文にはレジスタ型信号 への代入が存在しているので、プロセスはステップS1 07に進む。

【0021】ステップS107では、レジスタ型信号へ の代入が存在している場合、その一文で代入されている 全てのレジスタ型信号情報を信号リスト格納手段2に格 納する。第1文の中のレジスタ信号である x は信号リス ト格納手段2に格納され、プロセスはステップS101 に戻る。

【0022】次に、第2文"clock"が、ハードウ エア記述検証手段1に入力される。第2文はクロック境 界であるから、信号リスト格納手段2に格納されている 信号は全てが削除され、ステップS103でxは削除さ れる。プロセスは、ステップS101に戻る。

【0023】次に、第3文"x=1"がハードウエア記 述検証手段1に入力される。第3文は、クロック境界で はないので、プロセスはステップS104に進む。今、 信号リストには何も登録されていないので、プロセスは ステップS106に進み、ステップS107で信号リス トへそのxを登録する。

【0024】次に、第4文" t=3"がハードウエア記 述検証手段1に入力される。第4文はクロック境界では

の t は x を参照していないので、プロセスはステップ S 104からステップS106に進み、ステップS106 では、レジスタ型被代入変数への代入は存在しないの で、そのtは登録されず、プロセスはステップS101 に戻る。

8

【0025】次に、第5文"y=x+t"がハードウエ ア記述検証手段1に入力される。第5文は、クロック境 界ではないので、プロセスはステップS104に進む。 ステップS104で、第5文のyは信号リスト格納手段 10 2に登録されている信号x(第3 χ のx)を参照してい るので、ステップS105で警告が出力され、ステップ S106ではレジスタ型被代入変数信号yへの代入が存 在しているので、第5文のyはステップS107で信号 リスト格納手段2に登録される。次に、第6文がハード ウエア記述検証手段1に入力され、xとyとは信号リス ト格納手段2から削除される。

【0026】クロック境界内文である第3文と第5文で は、第5文の式の被代入変数 y が第3文である他の式を 参照している。このような場合、C言語等によるコンパ 20 イラとHDLでは、図6の表に示されるように、解釈が 互いに異なっている。コンピュータ言語として仮に正し くそのプログラムが記載されていたとしても、言語拡張 されたC言語によるこの記述と元々のHDLとでは、解 釈のなされ方が異なってしまうことがある。そのような 場合の1つとして、同一のクロックタイミングで代入が 行われた被代入変数 (同じ文字が用いられている) を他 の数式の中で参照する場合がある。

【0027】このような場合、図7に示されるように、 第2文のクロックにより、HDLではxには0が代入さ 30 れた状態で第5文を実行するC言語ではxには1が代入 されるので、第5文では、C言語ではyは4であるが、 HDLではyは3である。このように物理的動作がクロ ックによりレジスタ等で実行されるクロック境界の前後 の文章で、C言語とHDLでは解釈が異なり異なった演 算を実行する。このような異なった解釈による演算の実 行は、他の式を参照する第5文で結果が異なってしま う。

[0028]

非オーバーライト型検証対象:

40 clock ();

z = a + b:

z = c + d ;

clock

【0029】このような原プログラムは、ハードウエア のイメージでは信号であるaとbとcとdとにより2つ のz, zが記述されている。このzは、言語拡張におい て同一タイミング内において、オーバーライトされるこ とがない変数として定義される。これによって、実回路 上マルチプレクサを表現する。1つの被代入変数 z は a ないので、プロセスはステップS104に進み、第4文 50 とbとにより記述され、他の1つの被代入変数 z は c と

dとにより記述されている。クロックに同期して更新が起こる変数として定義されている2つの被代入変数z, zは、コンパイラでは上式のzが下の式のzに代入されて上書きされるので、下のzのみが有効である。動作合成では、図4に示されるように、(a+b)と(c+d)とがMPX(マルチプレクサ)15により選択されることであると解釈される。非オーバーライト型では、同一クロックタイミング内において同一の被代入変数への代入は2度以上は許されない。

【0030】図8は、非オーバーライト型検証対象の存 10 在を検出する検出方法を示している。図9は、非オーバーライト型検証対象を例示している。非オーバーライト型検証対象である原プログラムの拡張された仕様によるハードウエア記述は、次の通りである。

[0031]

terz, t;

z = 0; · · · 第1文

clock();···第2文

z = 1; ···第3文

t=3;・・・第4文

z = t + 2; · · · 第5文

clock();···第6文

ここで、'' ter z, t '' と第2文と第6文は、拡張された仕様によるプログラム言語表現である。

【0032】記憶装置4からハードウエア記述の1文ずつがハードウエア記述検証手段1に入力される(ステップS201)。最初の一文は、"z=0"である。その入力文である第1文が、クロック境界を表す記述であれば、信号リスト格納手段2に格納されている信号情報の全てが削除される(ステップS203)。第1文は、クロック境界ではないので、ステップS204に進む。

【0033】ステップS204では、その入力文が信号リスト格納手段2に格納されている信号への代入が存在しているかどうかが判断される。今、信号リストには何も登録されていないので、プロセスはステップS206に進む。その代入が存在している場合には、警告が発せられた後にステップS206に進む。

【0035】次に、第2文" clock"が、ハードウ 一信号に対して複数回の代入を許されない。クロック文エア記述検証手段1に入力される。第2文はクロック境 50 章の導入による拡張仕様のプログラム言語では、これに

界であるから、信号リスト格納手段2に格納されている信号は全てが削除され、ステップS203でzは削除される。プロセスは、ステップS201に戻る。

【0036】次に、第3文"z=1"がハードウエア記述検証手段1に入力される。第3文は、クロック境界ではないので、プロセスはステップS204に進む。ステップS204では、今信号リストには何も登録されていないので、ステップS206に進み、ステップS207でzを信号リストへ登録する。

【0037】次に、第4文" t=3"がハードウエア記述検証手段1に入力される。第4文はクロック境界ではないので、プロセスはステップS204に進む。ステップS204では、信号リストにはzのみが登録されているが t は登録されていないので、プロセスはステップS206に進み、ステップS206では、t はオーバーライト型信号への代入が存在しているので、その t は登録され、プロセスはステップS201に戻る。

【0038】次に、第5文"z=t+2"がハードウエア記述検証手段1に入力される。第5文は、クロック境 の 界ではないので、プロセスはステップS204に進む。ステップS204で、第5文のzは信号リスト格納手段2に登録されている被代入信号であるので、ステップS206で非オーバーライト型信号zへの代入が存在しているので、第5文のzはステップS207で信号リスト格納手段2に登録される。次に、第6文がハードウエア記述検証手段1に入力され、tとzとは信号リスト格納手段2から削除される。

【0039】クロック境界内文である第3文と第5文で 30 は、第5文の式の被代入変数 z が第3文の z でオーバー ライトされる可能性がある。このような場合、C言語に よるコンパイラとHDLでは、図9の表に示されるよう に、解釈が互いに異なっている。このような場合、第2 文のクロックにより、HDLではzにOが代入される が、C言語では第3文ではzは1、第5文ではzは5で あるが、図10に示されるように、HDLでは第3文と 第5文とのどちらが有効になるか分からないので、この クロック内ではzは不明である。このように物理的動作 がクロックによりレジスタで実行されるクロック境界の 40 前後の文章で、C言語とHDLでは解釈が異なり異なっ た演算を実行し、又は、その演算は実行され得ない。こ のような異なった解釈による演算の実行・不実行は、オ 一バーライトすると解釈するか、不明として解釈するか で結果が異なってしまう。

【0040】このように、レジスタ型では、信号代入が行われてもすぐには値の更新が行われずクロック境界記述により一斉に値の更新が行われ、非オーバーライト型では、連続したクロック境界記述に挟まれた部分では同一信号に対して複数回の代入を許されない。クロック文章の導入による拡張仕様のプログラム言語では、これに

物理的記述が入り込んでいて、設計者の意図は物理的記 述に反映されていない。ハードウエア記述の機能検証 と、ハードウエア記述の動作合成の機能検証との等価性 の確認をしないで、その等価性が崩れる恐れがある記述 部分を検出することにより、原プログラムのその恐れあ る部分に関して、設計者又はユーザーが解釈に分かれが 生じないように書き換える。そのように書き換えられた 原プログラムには、解釈の相違は存在しなくなるので、 等価性の確認検証は省略され得る。

を行い、定義にそぐわない各問題を警告する。図11 は、非レジスタ型検証対象を例示している。非レジスタ 型検証対象である原プログラムの拡張された仕様による ハードウエア記述は、次の通りである。

非レジスタ型検証対象:

t = 3; clock (); z = t + 2;

clock();

まれる1つの同じクロック境界内で記述されている。3 が代入されたtは、そのステップであるそのクロック境 界内でのみ有効であり、クロック境界を越えるとその値 の3が無効になるタイプの信号であると拡張定義し、非 レジスタ型と呼ばれる。

【0042】C言語では以前に代入された値が使用され るが、HDLでは同一ステップ内に t への代入がないの で、図12に示されるように、使用される値は合成ツー ルに依存する。このため、同一ステップ内で、且つ、参 照以前に代入されていない非レジスタ型信号 t を参照す る z の値は、C言語とHDLでは異なってしまう。図1 1の表に示されるように、C言語ではz=5であるが、 HDLではzは不明である。第3文"z=t+2"は、 信号リストに登録されていない非レジスタ型信号 t を参 照しているので、図13のステップS301とステップ S302に示されるように警告が発せられ、非レジスタ 型信号への代入が存在しているので(ステップS30 3)、その非レジスタ型信号 z は信号リストに登録され る(ステップS304)。

【0043】図14は、配線型検証対象を例示してい る。配線型検証対象である原プログラムの拡張された仕 様によるハードウエア記述は、次の通りである。

配線型検証対象:

t = 3; clock(); z = t + 2; t = 1; clock();

この原プログラムに含まれるtは、2つのクロックで挟 まれる1つの同じクロック境界内で2度記述されてい

る。代入された値がその代入されたのと同一クロックタ イミング内の全ての参照に反映されるタイプの信号 t は、配線型と呼ばれる。実回路上、信号配線を表現す

12

【0044】C言語では以前に代入された値が使用され るが、HDLでは同一ステップ内でtへ代入された値が 使用される。図15に示されるように、 t に代入される 値は、以前に代入された値の3であるか、新たに代入さ れる値の1であるかが、C言語とHDLとでは異なって 【0041】以後の型でも以上に既述した同様の各定義 10 しまう。図14の表に示されるように、C言語ではz= 5, t=1 constant cる。第3文"z=t+2"は、信号リストに登録されて いない配線型信号 t を参照しているので、図16のステ ップS401とステップS402に示されるように警告 が発せられ、配線型信号への代入が存在しているので (ステップS403)、その配線型信号zは信号リスト に登録される(ステップS404)。

【0045】図17は、演算子型検証対象を例示してい る。演算子型検証対象である原プログラムの拡張された この原プログラムに含まれる t は、2 つのクロックで挟 20 仕様によるハードウエア記述は、次の通りである。

演算子型検証対象:

i = 0; a=0; clock(); if(i>0&&a++) { i = 0; clock();

【0046】まず、a++とは、これを評価するとaを 30 インクリメントすることを意味する。この原プログラム に含まれる演算子&&は、C言語では演算子&&の左オ ペランド(i>0)の条件が真である場合にのみその右 オペランドa++を評価するが、HDLでは演算子&& の左オペランドの条件の真偽に係わらず左右のオペラン ドを並列に評価する。演算子&&の左オペランドの条件 が偽の場合に、右オペランドを評価するかどうかの点 が、C言語とHDLとでは異なる。図18に示されるよ うに、演算子&&が使用されていて(ステップS50 1)、演算子&&の右オペランド中に変数値の更新を伴・ 40 う記述が存在する場合 (ステップS502) 、警告が出 される(ステップS503)。演算子&&に代えられて 左オペランドの条件が偽の場合にのみ右オペランドを評 価する演算子が用いられている場合にも、図18に示さ れるように警告が発せられる。

【発明の効果】本発明によるハードウエア記述の検証シ ステム及びその検証方法は、ハードウエア記述のうちプ ログラム言語とHDLとで解釈が分かれる部分を検出す ることにより、そのように解釈が分かれる部分の存在が 50 機能検証シミュレーションを妨害することを警告するこ

とによってプログラム修正を容易化し、ひいては回避することができる。特には、等価性検証を省略することができる。

【図面の簡単な説明】

【図1】図1は、本発明によるハードウエア記述の検証システムの実施の形態を示すシステムブロック図である。

- 【図2】図2は、ハードウエア記述図である。
- 【図3】図3は、他のハードウエア記述図である。
- 【図4】図4は、更に他のハードウエア記述図である。
- 【図5】図5は、本発明によるハードウエア記述の検証 方法の実施の形態を示すフロー図である。

【図6】図6は、両言語の記述の内容を示すデータ表である。

【図7】図7は、更に他のハードウエア記述図である。

【図8】図8は、本発明によるハードウエア記述の検証 方法の実施の他の形態を示すフロー図である。

【図9】図9は、両言語の記述の他の内容を示すデータ 表である。

【図10】図10は、更に他のハードウエア記述図である

【図11】図11は、両言語の記述の内容を示すデータ 表である。

【図12】図12は、更に他のハードウエア記述図であ

る。

【図13】図13は、本発明によるハードウエア記述の 検証方法の実施の更に他の形態を示すフロー図である。

14

【図14】図14は、両言語の記述の内容を示すデータ 表である。

【図15】図15は、更に他のハードウエア記述図である。

【図16】図16は、本発明によるハードウエア記述の 検証方法の実施の更に他の形態を示すフロー図である。

10 【図17】図17は、両言語の記述の内容を示すデータ表である。

【図18】図18は、本発明によるハードウエア記述の 検証方法の実施の更に他の形態を示すフロー図である。

【図19】図19は、公知のハードウエア記述の検証システムを示す回路システム図である。

【符号の説明】

1 …ハードウエア記述検証手段

2…信号リスト格納手段

3 …入力装置

20 4…記憶装置


5…ハードウエア記述

6…警告信号

7…出力装置


8 …検証対象信号

【図1】




【図2】


【図3】




【図4】




【図6】






【図9】

【図12】



【図13】



/* HDL */

/* i=0 */ /* a=0 */

/* a=1 */

【図14】

```
/* wire. C */
#ifdef C
# define ter unsigned int
#endif
main()
                                 /* C */
                                                     /* HDL */
                                                                               /* LIST */
          ter z, t;
          t - 3;
clock();
z = t + 2;
t = 1;
clock();
                                 /* t-3 */
                                                        /* t=3 */
                                 /* z=5 */
/* t=1 */
```

【図16】

【図17】

-5503

